近日，第68届国际电子器件大会（IEDM 2022）在美国旧金山举行。今年恰逢晶体管发明75年周年，也是自2020年疫情以来首次全线下模式召开此器件领域的国际盛会。北京大学集成电路学院的学子赴美参加了此次盛会，报告了各自方向的最新研究成果，与国际同行进行深入交流。

论文作者现场报告及交流照

在本届IEDM上，北京大学集成电路学院共有11篇高水平学术论文入选，研究成果覆盖了先进逻辑器件、新型存储器件及可靠性、感存算融合器件等多个领域。北京大学是本届IEDM大会国际上录用论文最多的高校（第一作者单位），这也是北京大学连续16年在IEDM大会上发表论文。相关内容简介如下：

（一）先进逻辑器件

三维垂直集成的互补型场效应晶体管（CFET）是继FinFET之后的先进器件范式，也是国际半导体产业界如Intel和TSMC等重点布局的研究方向。在CFET单元中，p-n型场效应晶体管通过三维集成的形式在垂直方向堆叠，大幅缩减集成电路的版图面积，同时降低寄生效应和互连开销，从而带来性能、功耗、面积方面的收益。然而，硅基CFET器件面临着集成工艺复杂、热预算难以降低等问题。针对上述问题，吴燕庆研究员、黄如院士团队在三维集成工艺方面实现突破，成功研制了基于超薄原子晶体二硒化钨/二硫化钼的垂直互补型场效应晶体管和三维集成电路。该工作优化了二维p型沟道顶栅器件性能，刷新了同类器件的性能记录，解决了p型器件因电学性能差而无法和n型器件匹配的问题。利用优化后的二硒化钨p型沟道与二硫化钼n型沟道的垂直堆叠集成，实现了CMOS逻辑反相器、基于4管单元的静态随机存取存储器（SRAM）和16管半加器逻辑门电路，在性能、功耗、面积等方面展现出强大优势。同时，避免了复杂的掺杂和退火工艺，降低了工艺复杂度，为实现高密度低功耗集成电路技术提供了关键思路。该工作以“Top-Gate CVD WSe₂pFETs with Record-High I_d~594μA/μm, G_m~244 μS/μm and WSe₂/MoS₂ CFET basedHalf-adder Circuit Using Monolithic 3D Integration”为题发表。

二维半导体材料在原子层厚度下可以保持高迁移率，具有很强的微缩能力。WSe₂具有较小的空穴有效质量和较高的空穴迁移率，是一种理想的二维p型半导体材料，但其在材料制备、欧姆接触等方面还存在诸多难题。针对上述问题，吴燕庆研究员、黄如院士团队采用化学气相沉积法（CVD）在硅基兼容的超薄SiO₂基底上直接生长WSe₂，成功制备了大面积高质量双层WSe₂三角形单晶。采用后退火工艺的方法优化了欧姆接触，室温下接触电阻为0.65 kΩ·μm，为文献报道最优值。将高K栅介质HfLaO和SiO₂结合，在2nm SiO₂/10 nm HLO上成功外延WSe₂并制备器件，在相同的工作电压下，开态电流、跨导均为文献报道中的最高值。该工作以“High-Performance Bilayer WSe₂pFET with Record I_ds = 425μA/μm and G_m = 100μS/μm at V_ds = -1V By Direct Growth and Fabrication on SiO₂ Substrate”为题发表。

以IGZO（铟镓锌氧化物）代表的宽禁带氧化物半导体，可以有效抑制关态漏电流，在三维堆叠存储器、单片三维集成中具有重要的应用潜力。然后，随着IGZO晶体管沟长降低至100nm以下，受限于较高的源漏接触势垒，IGZO 晶体管的电学性能无法得到进一步提升。针对上述问题，吴燕庆研究员、黄如院士团队提出了将ITO（铟锡氧化物）作为接触中间层可有效降低金属接触的势垒高度，接触电阻为278Ω·μm，达到国际最优水平；所制备的IGZO器件实现了国际最高水平的跨导（637μS/μm）与开态电流（1207μA/μm），其中开态电流是此前文献报道最高电流的2倍，器件的开关比高达10¹¹。该工作以“BEOL-Compatible High-Performance a-IGZO Transistors with Record high I_d,max= 1207 μA/μm and on-off ratio exceeding 10¹¹at V_ds= 1V”为题发表。

先进CMOS技术中新结构、新材料、新工艺的引入，使得复杂的电、热、力等多物理耦合效应成为影响器件和电路性能及其可靠性、波动性的重要因素，这对器件和电路设计优化提出了极大的挑战。为实现准确高效地进行器件和电路的设计与优化目标，刘晓彦教授课题组提出了包括热、力分析、缺陷行为模拟等系列多尺度、多物理场的半导体器件与电路模拟方法，建立了适用于模拟器件级和电路级自热效应的统一方法；为实现纳米尺度下高效可靠的器件电路协同设计，发展了基于栅介质层缺陷行为的三维动力学蒙特卡罗模拟方法，建立了波动性、可靠性感知的纳米尺度器件电路模拟方法；建立了力、热、电耦合的多层互连结构电迁移模拟方法，为发展准确高效DTCO工具开发提供了基础。刘晓彦教授应邀以“Simulation Methods of Multi-physics Effects in Nano-scale CMOS”为题发表，博士研究生范梦绮作此报告，受到广泛关注。

（二）新型存储器及可靠性研究

DRAM作为存储器市场的主力军，传统的1T1C结构在10nm节点附近面临巨大的瓶颈。后道兼容的宽禁带氧化物半导体基2T0C DRAM，具有极低的关态漏电流，热预算低，与硅基后道工艺兼容，可以在数据保持时间、功耗与密度上实现突破。然后，氧化物半导体特殊的渗流输运机制导致了其高阈值电压与高开态电流不可兼得，从而需要负保持电压来实现高数据保持时间，并且写入速度也远低于当前主流水平。针对上述问题，吴燕庆研究员、黄如院士团队对基于宽禁带氧化物半导体IGZO的晶体管载流子迁移率与源漏接触进行优化，实现了阈值电压在100 pA*W/L的标准下大于1.2V，同时输出电流在过驱动电压为1V下达到24 mA/mm，栅压为0时的关态电流在常温和85℃下均小于10^-19 A/mm。2T0C DRAM单元成功实现了10 ns的超快写入速度，以及室温断电情况下数据保持时间大于10ks和85℃下保持时间大于7ks，分别为之前同类工作的10倍与100倍。此外，通过调节写入管的字线和位线电压，成功在常温和85℃下实现了具有超高区分度和线性度的3-bit存储，并可通过电压协同调节进一步扩展存储容量。该工作展示了宽禁带氧化物半导体在三维集成的大容量、高密度、非易失DRAM方向应用的潜力。该工作以“Optimized IGZO FETs for Capacitorless DRAM with Retention of 10ks at RT and 7 ks at 85℃ at Zero Vhold with Sub-10ns Speed and 3-bit Operation”为题发表。

氧化铪基薄膜铁电材料由于其与硅基工艺的兼容性，近年来受到广泛的关注和研究。如何通过掺杂适合的元素以制备出具有优异铁电性的薄膜材料，是铪基铁电材料的重要问题。此外，如何在ns量级脉冲下获得足够的极化翻转量也是实现高速非易失存储的关键。针对以上问题，吴燕庆研究员、黄如院士团队提出了通过镧元素掺杂氧化铪薄膜提升铁电性的方法，系统研究了其铁电回滞特性以及翻转特性。实验表征到超过38nm的大尺寸正交铁电相（O相）单晶，在5ns脉冲下实现了文献中最高的超过60mC/cm²的极化翻转量，实现了1.3×10⁴A/cm²的最高翻转电流。提出了新的反映翻转特性的参数-翻转电导G，并测量到了最高的1.03×10⁴S/cm²的翻转电导。该工作以“Record-high 2P_r = 60 μC/cm² by Sub-5ns Switching Pulse in Ferroelectric Lanthanum-doped HfO₂ with Large Single Grain of Orthorhombic Phase >38 nm”为题发表。

铪基铁电晶体管（FeFET），由于其与CMOS工艺兼容性好、可微缩性强和低功耗等优势，在嵌入式和存储级内存等存储器应用领域具有广泛的前景。针对铪基FeFET耐久性低（<10⁶）的问题，唐克超研究员、黄如院士课题组从硅沟道FeFET的器件原理出发，提出了铁电层-中间层协同优化的耐久性改善新方法；结合第一性原理计算的理论预测，选取了Al:HfO₂铁电层和Al₂O₃中间层的材料组合，具有较低的电荷俘获密度和较长的俘获时间常数，利于耐久性的提升。优化后器件的耐久性超过5×10⁹，超过通常报道的FeFET耐久性三个数量级以上，并具有10年以上的保持特性。研究成果对高耐久性的硅沟道FeFET提供了重要指导。该工作以“Ferroelectric and Interlayer Co-optimization with In-depth Analysis for High Endurance FeFET”为题发表，集成电路学院博士生周粤佳为第一作者，唐克超研究员、黄如院士为通讯作者。

针对FeFET写后读延迟和循环操作中存储窗口退化机理不清晰的问题，王润声教授、黄如院士课题组与合作者首次对不同应力条件下器件中缺陷的物理性质进行了全面的实验研究。通过eMSM、DMP和RTN等先进表征方法，发现写后读延迟和存储窗口退化的可靠性根源分别来自两种不同的缺陷，并揭示了它们在循环电应力下的动力学行为变化，为厘清FeFET的缺陷物理本质、改善器件可靠性提供了重要的依据。该工作以“Deep Understanding of Reliability in Hf-based FeFET during Bipolar Pulse Cycling : Trap Profiling for Read-After-Write Delay and Memory Window Degradation”为题发表，博士生蔡溥阳为第一作者。

（三）感存算融合器件研究

基于非易失存储器件构建的存内计算架构能够加速人工神经网络中主导的乘累加运算，提升计算的能效。然而，存储在非易失器件中原始的神经网络权重参数信息容易被直接读出并窃取，面临潜在的安全问题。为了在用于存内矩阵乘加运算的非易失存储器阵列中引入加密功能，往往需要引入额外的解密和乘加运算电路，有较高的硬件代价和功耗。针对存内计算架构安全问题，黄如院士、黄芊芊研究员课题组在国际上首次提出基于新型铁电隧穿场效应晶体管（FeTFET）的加密存内计算系统。利用X(N)OR运算的结合律，将XOR加密算法融合到基于XNOR的有符号运算中，将局域乘法简化为直接在密文权重上进行XNOR操作；接着，利用非易失铁电极化作为密文权重存储，结合栅压调制的双极隧穿电流特性，在一个FeTFET器件上实现了XNOR操作，所构成的阵列能实现带有加密功能的多值权重乘加运算，不需要额外的解密电路或互补权重存储。基于所提出FeTFET带有加密功能的非易失存内计算，演示了安全性能增强的高能效神经网络推断和小样本学习，为高能效、低硬件代价的安全智能硬件奠定了基础。该工作以“Novel Ferroelectric Tunnel FinFET based Encryption-embedded Computing-in-Memory for Secure AI with High Area- and Energy-Efficiency”为题发表，集成电路学院博士生罗金为第一作者，黄如院士、黄芊芊研究员为通讯作者。

对环境中的动态信息进行收集与感知是智能传感应用的重要需求，受生物感知功能启发，感算一体架构将计算单元与传感单元融合，避免了数据传输过程带来的高功耗与高延迟问题。然而，现有感算一体传感器难以实现对于动态信息的直接感知与处理，仍需额外电路模块进行差分运算，存在较大硬件与功耗开销。针对上述问题，黄芊芊研究员、黄如院士课题组团队提出了一种基于氧化铪基铁电电容的新型动态感算一体阵列。该工作利用氧化铪基铁电电容的热释电性实现了对环境动态信息的原位感知，同时利用铁电非易失极化强度作为带符号的多值单元权重进一步调控器件的热释电响应，实现了器件内的感知输入与单元权重的四象限乘法操作。基于该器件进一步提出并构成的感算一体阵列实现了对动态红外信号的原位感知与乘累加功能。此外，还演示了基于所设计的氧化铪基铁电感算一体阵列在高精度动态模式识别中的应用潜力，在无需感知和计算功耗的同时实现了极高的推断精度，为高集成度、高能效的感算一体芯片奠定了硬件基础。该工作以“Novel Energy-efficient Hafnia-based Ferroelectric Processing-in-Sensor with in-situ Motion Detection and Four-quarter Multiplication”为题发表，集成电路学院博士生符芷源为第一作者，黄芊芊研究员、黄如院士为通讯作者。

高阶多项式模型在数值计算领域被广泛应用，采用霍纳（Horner）法则（即秦九韶算法）可以有效提升具有大参数量的高阶多项式计算效率，但基于传统CMOS一阶运算单元实现该法则中的高阶运算面临算力和硬件开销挑战。蔡一茂教授、黄如院士课题组首次提出基于氧化物半导体的6bit跨导可调电荷陷阱存储器（CT-RAM），可在单个器件中基于晶体管输运方程实现三元乘法运算，并提出互补型CT-RAM阵列实现了高阶矩阵-向量运算，高效适配了霍纳多项式加速算法，在加速多项式计算的同时大幅降低了硬件开销。此外，基于多项式模型参数的可回溯性和可解释性，展示了基于该设计的回归分析功能在病因溯源等工作中的应用潜力。该工作以“Experimental Demonstration of High-order In-memory Computing based on IGZO Charge Trapping RAM Array for Polynomial Regression Acceleration”为题发表，集成电路学院博士生鲍霖为第一作者，蔡一茂教授、黄如院士与东京工业大学Hideo Hosono教授为通讯作者。

以上论文的相关研究工作得到了国家基金委创新群体、国家重点研发计划、国家杰出青年基金、高等学校学科创新引智计划等项目的资助，以及国家集成电路产教融合创新平台、微纳电子器件与集成技术全国重点实验室、微电子器件与电路教育部重点实验室、集成电路高精尖创新中心、集成电路科学与未来技术北京实验室等基地平台的支持。

延伸阅读：

国际电子器件大会（IEDM）是集成电路器件领域的顶级会议，在国际半导体技术界享有很高的学术地位和广泛的影响力，被誉为“器件的奥林匹克盛会”。该会议主要报道国际半导体技术方面的最新研究进展，是著名高校、研发机构和产业界领先企业如英特尔、IBM、TSMC、IMEC等报告其最新研究成果和技术突破的主要平台之一。集成电路领域的许多重大技术突破都是通过该会议正式发布的。